【作 者】：网站采编
【关键词】：
【摘 要】：文章目录 0 引言 1 锁存器设计 1.1 电路结构 1.2 工作原理 1.3 容错原理 1.4 故障注入实验 2 锁存器比较 2.1 可靠性比较 2.2 开销比较 2.3 PVT波动分析 2.3.1 工艺角变化的影响 2.3.2 电源电压变化

文章目录

0 引言

1 锁存器设计

1.1 电路结构

1.2 工作原理

1.3 容错原理

1.4 故障注入实验

2 锁存器比较

2.1 可靠性比较

2.2 开销比较

2.3 PVT波动分析

    2.3.1 工艺角变化的影响

    2.3.2 电源电压变化的影响

    2.3.3 温度变化的影响

3 结论

文章摘要:随着半导体工艺的发展,集成电路对单粒子效应所引起的软错误更加敏感。为了减弱或消除软错误对集成电路的影响,提出了一种基于32 nm CMOS工艺的抗三节点翻转（TNU）锁存器。该锁存器通过两个互锁的单节点翻转自恢复单元与C单元相连来抗TNU。此外,由于使用时钟门控技术、快速传输路径以及较少的晶体管,使该锁存器的功耗和延迟较低。HSPICE仿真结果表明该锁存器能够抗TNU,与其他先进的辐射加固锁存器相比,该锁存器在减少晶体管数量约34%的情况下,其功耗和延迟分别降低了约58%和21%,而功耗延迟积降低了约68%,并且对工艺、电压和温度（PVT）的波动具有低灵敏度。

文章关键词:

项目基金: