1 引言

相控阵雷达在现代侦察、监视以及火控等的多样化作战模式中发挥着重要的作用[1].移相技术作为相控阵雷达的核心技术之一，直接影响着相控阵雷达波束对准、扫描精度等指标.目前一般采用移相器的方式进行移相控制，但一方面额外的器件会引入插损和新的非线性误差，另一方面，微波毫米波等高频移相器设计难度较高，同时不便于小型化集成.因此需要寻求一种高精度、低损耗，并且适用于芯片化集成的新型移相方法.

雷达信号源是雷达必不可少的部分，PLL是相控阵雷达重要的信号产生方式，因此多年来也有许多基于PLL技术的移相方法研究.例如文献[2]中提出一种在PLL中增加额外直流电压偏置以实现相移的方法，文献[3]中提出一种通过改变PLL的分频比以实现相移的方法，文献[4]中提出一种通过数模转换器(Digital-to-Analog Converter，DAC)控制PLL的电荷泵电流输出以实现移相的方法等，同传统移相器相比具有一定的优势.本文提出了一种基于CP-PLL的移相方法，在不引入额外损耗的情况下实现高精度的相移，同时便于芯片化集成.

2 CP-PLL的移相机理分析

2.1 CP-PLL的移相数学模型

虽然CP-PLL中含有许多非线性器件，但当CP-PLL处于锁定跟踪状态时，其相位变化可以采用线性模型进行很好的近似.如图1黑色部分为常规的CP-PLL的线性相位模型.

其中，Kp为电荷泵鉴频鉴相器(Phase Frequency Detector/Charge Pump,PFD/CP)的鉴相灵敏度，F(s)为环路滤波器的传输函数，Kv为压控振荡器(Voltage Controlled Oscillator,VCO)的压控灵敏度，Ic为电荷泵电流，有：

定义θe为PFD/CP的输入相位差，则PFD/CP输出为Kpθe.反馈信号相位θc是输出信号相位θ0经N分频得到，因此：

根据CP-PLL的原理，对于各类暂态相应，理想情况下当环路锁定时可达到零相差[6]，即θe=0.代入式(2)和式(3)得：

即环路处于锁定跟踪状态时，输入信号相位等于输出信号相位除以分频比.

移相状态下，输出信号产生恒定相移，因此反馈信号相位θc发生改变，但参考信号的相位θi一直不变，此时θe会一直存在，使PFD/CP产生恒定的鉴相电流输入输出，导致输出信号的频率发生改变.因此，可以在环路滤波器前加入电流源，对环路灌入(或拉出)电流，以补偿相移引起的鉴相电流变化，使环路保持稳定.如图1红色箭头所示.

以灌入电流Ik为例，此时，PFD/CP与电流源共同产生的输出为Kpθe+Ik，输出信号相位由θ0变为θ.其中，由式(2)和(3)可得

输出频率ω会瞬间产生一个微小的跳变：

根据锁相环开环传递函数，容易得到：

可以求出此时PFD的输入相位差θe为：

由于锁相环的同步特性，当环路重新锁定时，PFD/CP可以使环路滤波器的直流增益趋于无穷，即F(s)=F(j0)趋于无穷，因此根据式(1)：

将式(4)和式(5)代入得到

设输出相位的改变为Δθ=θ-θ0，则

在式(11)中，由于Ic及N均为常数，因此通过控制Ik(灌入和拉出电流对应不同的相位变化方向)，即可线性的改变输出信号相位.移相时PFD/CP电路模型及信号关系如图(2)所示.

可以看出，当外部电流源灌入时，由于环路滤波器控制电压的改变，使VCO输出信号频率和相位瞬时发生改变，这一变化被PFD捕捉，但由于参考信号频率和相位并未改变，此时会产生相应的鉴相误差，使电荷泵负半周期打开释放同样大小的电流，让环路滤波器控制电压重新稳定，使输出信号频率保持不变.由于参考信号相位始终不变，PFD鉴相误差只能通过改变反馈信号相位产生.基于环路的跟踪特性，输出信号相位也随之达到稳定.

2.2 环路非理想效应分析

CP-PLL本身为数模混合电路，众多器件会叠加许多非理想因素，可能会影响高精度移相的实现.另一方面，引入的外部电流源本身也包含噪声，可能对环路的噪声性能产生影响.

首先，PFD中死区是一个重要的问题，即当相差很小时，PFD无法有效鉴别，电荷泵无法充分的对环路滤波器充放电，造成环路增益过小，无法锁定到零相差，同时会使VCO输出产生抖动.常用的解决办法是在PFD中的复位电路后增加延时电路，增加电荷泵充放电时间以避免死区[9]，目前绝大多数的的PFD芯片设计中均采用此种方法.另外，本文移相方法中，引入外部电流源会使PFD一直处于导通状态，实际上可以起到消除死区的作用.

其次，电荷泵充放电失配会对PLL性能产生重要影响，其引起的相位偏差如下[13]：